# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-098339

(43) Date of publication of application: 07.04.2000

(51)Int.Cl.

G02F 1/133 G09G 3/36

(21)Application number: 10-264231

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

18.09.1998

(72)Inventor: KAGEYAMA HIROYUKI


**SUYAMA TORU** 

# (54) LIQUID CRYSTAL DISPLAY PANEL SCANNING LINE DRIVER

# (57)Abstract:

PROBLEM TO BE SOLVED: To start excellently the display operation of a liquid crystal display panel and to prevent an element destruction when a power source is turned on even when the storage state of a D flip-flop when the power source of the liquid crystal display panel was turned off in the last time is random.

SOLUTION: When a first high potential side source VDD1 and a second high potential side source VDD2 are raised by power source supplying, a reset signal is outputted from an output terminal 34 to all D flip-flops FF0-FFn. Then, when a second low potential side source VSS2 is lowered together with the second high potential side source VDD2, a switching element of an N channel MOS-FET is turned on, and the output terminal 34 is made minus potential, and the reset is released, and a shift register 10 is activated.



# **LEGAL STATUS**

[Date of request for examination]

15.05.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3508012

09.01.2004

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of registration]

[Date of extinction of right]

http://www19.ipdl.ncipi.go.jp/PA1/result/detail/main/wAAAaGaiOoDA412098339... 2006/06/23

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-98339 (P2000-98339A)

(43)公開日 平成12年4月7日(2000.4.7)

(51) Int.Cl.7		識別記号	F I			テーマコート・(参考)
G02F	1/133	5 5 0	G 0 2 F	1/133	550	2H093
G 0 9 G	3/36		G 0 9 G	3/36		5 C O O 6


		審查齡求	未請求 請求項の数4 OL (全 6 頁)		
(21)出願番号	特願平10-264231	(71)出顧人	000005821 松下電器産業株式会社		
(22)出顧日	平成10年9月18日(1998.9.18)		大阪府門真市大字門真1006番地		
		(72)発明者	景山 博行 大阪府門真市大字門真1006番地 松下電器 産業株式会社内		
		(72)発明者	須山 透 大阪府門真市大字門真1006番地 松下電器 産業株式会社内		
		(74)代理人	100086737 · · · · · · · · · · · · · · · · · ·		
			最終頁に続く		

# (54) 【発明の名称】 液晶表示パネル走査線ドライバ

# (57)【要約】

【課題】 前回に液晶表示パネルの電源をOFFにした ときのDフリップフロップの記憶状態がランダムになっ ていても、電源を投入したときには、液晶表示パネルの 表示動作を良好に開始し、素子破壊を防止する。

【解決手段】 電源投入に伴って第1の高電位側電源V DD1と、第2の高電位側電源VDD2を立ち上げると とで出力端子34からすべてのDフリップフロップFF 。~FF。にリセット信号を出力し、次に、第2の低電 位側電源VSS2を第2の高電位側電源VDD2ととも に立ち下げることでNチャンネルMOS-FETのスイ ッチング素子Q。をONにして出力端子34をマイナス 電位とし、リセットを解除してシフトレジスタ10をア クティブにする。



#### 【特許請求の範囲】

【請求項1】 シフトレジスタを構成している複数のフ リップフロップのすべてを電源投入時にオールクリアす るように構成されている液晶表示パネル走査線ドライ バ。

【請求項2】 電源投入に基づいてすべてのフリップフ ロップに対してリセット信号を出力し、その直後にリセ ット信号出力を解除するパワーオンリセット回路を備え ている請求項1に記載の液晶表示パネル走査線ドライ バ。

【請求項3】 パワーオンリセット回路は、高電位側電 源に接続された抵抗と、この抵抗と低電位側電源との間 に挿入されたスイッチング素子と、前記抵抗とスイッチ ング素子との接続点に接続された出力端子とから構成さ れている請求項2に記載の液晶表示パネル走査線ドライ バ。

【請求項4】 パワーオンリセット回路は、高電位側電 源が印加されるプラス電源端子に抵抗を介してNチャン ネルのスイッチング素子のドレインが接続され、そのス イッチング素子のゲートに第1の低電位側電源が印加さ 20 れるグランド端子が接続され、そのスイッチング素子の ソースに第2の低電位側電源が印加されるマイナス電源 端子が接続され、電源投入に伴って高電位側電源を立ち 上げた後に、高電位側電源と第2の低電位側電源とを両 者間の電位差をほぼ一定に保った状態でともに立ち下げ ることによりスイッチング素子を導通させるように構成 してある請求項3に記載の液晶表示パネル走査線ドライ バ。

# 【発明の詳細な説明】

## [0001]

【発明の属する技術分野】本発明は、液晶表示パネル走 査線ドライバにかかわり、特にはそのシフトレジスタに 対するパワーオンリセットの技術に関するものである。

【従来の技術】液晶表示パネル走査線ドライバは通常、 複数の電源入力を有し複数の走査電極ラインに対する複 数のフリップフロップからなるシフトレジスタとバッフ ァとから構成されている。シフトレジスタの出力シフト 動作により、複数の走査電極ラインを順次にアクティブ にして、液晶表示パネルの表示画面を垂直方向にスキャ ンしていく。

## [0003]

【発明が解決しようとする課題】シフトレジスタにおけ る複数のフリップフロップのそれぞれはメモリの機能を もっている。したがって、前回に液晶表示パネルの電源 をOFFにしたときの状態がフリップフロップに記憶さ れたままとなっている。いずれのDフリップフロップが 出力 "H"で、いずれのフリップフロップが出力 "L" かは、電源OFFのタイミングによってランダムに変化 する。そのため、次に液晶表示パネルの電源をONにす 50 走査線ドライバは、上記請求項3において、そのパワー

2

ると、シフトレジスタの内部ロジックがランダムなもの となり、シフトレジスタの回路状態が不定となってしま うため、液晶表示パネルの表示に悪影響を及ぼすという 問題がある。場合によっては、シフトレジスタやバッフ ァ回路を構成しているLSI等の素子が破壊されてしま うおそれがある。

【0004】本発明は上記従来の問題点を解決するもの で、電源投入時における画面表示のトラブルを解消する ことを目的としている。

#### 10 [0005]

【課題を解決するための手段】本発明にかかわる液晶表 示バネル走査線ドライバは、液晶表示パネルの走査電極 ライン群に出力するシフトレジスタにおける複数のフリ ップフロップのすべてに対して電源投入時にオールクリ アするものである。前回に液晶表示パネルの電源をOF Fにしたときの状態が複数のフリップフロップにおいて ランダムに記憶されたままとなっていても、次に液晶表 示パネルの電源を投入したときには、一旦すべてのフリ ップフロップを確実にリセットするので、液晶表示パネ ルの表示動作は所期通り良好に開始されることになる。 [0006]

【発明の実施の形態】本発明にかかわる請求項1の液晶 表示パネル走査線ドライバは、シフトレジスタを構成し ている複数のフリップフロップのすべてを電源投入時に オールクリアするように構成したものである。従来にお いては液晶表示パネル走査線ドライバにパワーオンリセ ット機能を有していなかったところ、本発明ではパワー オンリセット機能をもたせたので、液晶表示パネルに対 する電源投入時においてその表示動作を乱れなく所期通 30 り良好に開始させることができる。また、シフトレジス タやバッファ回路を構成しているLSI等の素子の破壊 のおそれを大幅に軽減することができる。

【0007】本発明にかかわる請求項2の液晶表示パネ ル走査線ドライバは、上記請求項1において、電源投入 に基づいてすべてのフリップフロップに対してリセット 信号を出力し、その直後にリセット信号出力を解除する パワーオンリセット回路を備えた構成となっている。電 源投入時にはシフトレジスタをオールクリアした後にア クティブにするので、液晶表示パネルの表示における初 期の誤動作を防止するとともに、回路部品の信頼性を髙 めることができる。

【0008】本発明にかかわる請求項3の液晶表示パネ ル走査線ドライバは、上記請求項2において、そのバワ ーオンリセット回路は、第1の高電位側電源に接続され た抵抗と、この抵抗と低電位側電源との間に挿入された スイッチング素子と、前記抵抗とスイッチング素子との 接続点に接続された出力端子とから構成されている。と れをより具体的に記述したのが、次の請求項4である。 すなわち、本発明にかかわる請求項4の液晶表示パネル

🖊 オンリセット回路は、第1の髙電位側電源が印加される プラス電源端子に抵抗を介してNチャンネルのスイッチ ング素子のドレインが接続され、そのスイッチング素子 のゲートに第1の低電位側電源が印加されるグランド端 子が接続され、そのスイッチング素子のソースに第2の 低電位側電源が印加されるマイナス電源端子が接続さ れ、電源投入に伴って高電位側電源を立ち上げた後に、 第2の高電位側電源と第2の低電位側電源とを両者間の 電位差をほぼ一定に保った状態でともに立ち下げること によりスイッチング索子を導通させるように構成してあ 10 る。電源投入に伴ってまずパワーオンリセット回路を起 動する。まず、第1の髙電位側電源を立ち上げるが、と のときスイッチング素子はOFFを保っているので、出 力端子からは "H" レベルのリセット信号をすべてのフ リップフロップに出力してシフトレジスタをオールクリ アする。次に、ソースの第2の低電位側電源を立ち下げ ることで、ゲートの第1の低電位側電源の電位を相対的 に第2の低電位側電源よりも高くしてスイッチング素子 をONにすることにより、リセット信号の出力を解除す る。このとき、出力端子の電位は第2の低電位側電源レ ベルとなり、フリップフロップのアクティブ状態を確実 に保証することができる。第2の高電位側電源を第2の 低電位側電源とともに立ち下げるのでその後も引き続き ON状態を持続するスイッチング素子に過剰な負担を与 えないですむ。

3

【0009】以下、本発明にかかわるパワーオンリセッ ト回路付きの液晶表示パネル走査線ドライバの具体的な 実施の形態を図面に基づいて詳細に説明する。

【0010】図1は液晶表示パネル走査線ドライバの回 路構成図である。との液晶表示パネル走査線ドライバ1 00は、シフトレジスタ10とパッファ回路20に加え て、電源投入時にシフトレジスタ10のすべてのDフリ ップフロップをクリアするパワーオンリセット回路30 を備えている。電源投入制御回路40は電源投入検出信 号S。の入力に基づいて所定の電源シーケンスに従って パワーオンリセット回路30に対して第1の高電位側電 源VDD1、第1の低電位側電源VSS1、第2の高電 位側電源 VDD 2 および第2の低電位側電源 VSS2を 順次的に出力するように構成されている。電圧レベルの 一例をあげると、VDD1は2.7~5.5V、VSS 40 第2の低電位側電源VSS2は0Vである。したがっ 1は0V (グランドGND)、VSS2は-5~-3 V、VDD2はVSS2に対してVDD1(2.7~ 5. 5V) だけ高い電圧である。又、VDD1、VSS 1は、ロジックの入力回路に使用され、入力信号はさら に、VDD2、VSS2にレベルシフトされ、VDD 2、VSS2は、内部のロジック回路を動作させる電源 である。

【0011】図2はパワーオンリセット回路30の回路 図である。このパワーオンリセット回路30は次のよう に構成されている。ブラス電源端子31に抵抗R。の一 50 入力され、電源投入制御回路40はパワーオンリセット

端が接続され、抵抗R。の他端がエンハンスメント型の NチャンネルのMOS-FETからなるスイッチング素 子Q。のドレインに接続されている。スイッチング素子 Q。のソースはマイナス電源端子32に接続され、ゲー トはグランド端子33に接続されている。スイッチング 素子Q。のドレインすなわち抵抗R。との接続点は出力 端子34に接続されている。とのパワーオンリセット回 路30におけるプラス電源端子31は電源投入制御回路 40の第2の高電位側電源VDD2のラインに接続可能 とされ、マイナス電源端子32は電源投入制御回路40 の第2の低電位側電源VSS2のラインに接続可能とさ れ、グランド端子33は電源投入制御回路40の第1の 低電位側電源VSS1のラインに接続可能とされてい る。パワーオンリセット回路30の出力端子34はシフ トレジスタ10におけるすべてのDフリップフロップF F。~FF。のリセット端子Rに接続されている。

【0012】シフトレジスタ10においては、第2の高 電位側電源VDD2と第2の低電位側電源VSS2とで 駆動され、初段のDフリップフロップFF。のデータ入 力端子Dが第1の高電位側電源と第1の低電位側電源の 振幅を持つ入力信号を第2の高電位側電源VDD2と第 2の低電位側電源VSS2の振幅にレベルシフトされた ドライブ信号入力端子11に接続され、各段について、 前段のDフリップフロップFF、のQ出力の出力端子Q が次段のDフリップフロップFF<sub>1・1</sub>のデータ入力端子 Dおよび対応するバッファ回路20のバッファB,の入 力端子に接続されている。すべてのDフリップフロップ FF。~FF。のアクティブロウ型のクロック入力端子 CKには共通にクロック信号入力端子12が接続されて 30 いる。バッファ回路20の各バッファB。~B。はそれ ぞれ図示しない液晶表示パネルの走査電極ラインY。~ Y、に接続されている。

【0013】次に、以上のように構成された液晶表示バ ネル走査線ドライバ100の動作を図3のタイミングチ ャートに従って説明する。液晶表示パネルに対する電源 がOFFにされている状態では、電源投入制御回路40 からパワーオンリセット回路30に供給されるすべての 電源すなわち第1の高電位側電源VDD1、第1の低電 位側電源VSS1、第2の髙電位側電源VDD2および て、パワーオンリセット回路30においてプラス電源端 子31、グランド端子33、マイナス電源端子32の電 位はすべてOVである。スイッチング素子Q。のゲート -ソース間電圧も0Vであるので、このスイッチング素 子Q。はOFF状態となっている。結局、パワーオンリ セット回路30の出力端子34はゼロレベルを保ってい

【0014】液晶表示パネルに対する電源がONにされ ると、電源投入制御回路40に電源投入検出信号S。,が じ回路30に対して第1の高電位側電源VDD1、第1の低電位側電源VSS1、第2の高電位側電源VDD2および第2の低電位側電源VSS2を供給する。第1の高電位側電源VDD1が供給される。これが時刻t。の状態である。時刻t。では、スイッチング素子Q。のソースにつながるマイナス電源端子32に供給される第2の低電位側電源VSS2が0Vであり、ゲートにつながるグランド端子33も0Vであるので、スイッチング素子Q。はOFF状態を保つ。なお、グランド端子33は常時的に0Vを保つ。

【0015】電源投入制御回路40は続いて所定の電源 シーケンスに従って、時刻 t, において第2の高電位側 電源VDD2を"H"レベルに立ち上げる。その結果と して、プラス電源端子31が"H"レベルとなり、この ときスイッチング素子Q。がOFFであるので、出力端 子34にはプラス電源端子31の電位が抵抗R。によっ て電圧降下された分の"H"レベルの電圧が出力され る。この出力端子34からの"H"レベルの信号はシフ トレジスタ10に対してリセット信号として出力され る。すなわち、パワーオンリセット回路30の出力端子 20 34からの"H"レベルのリセット信号がシフトレジス タ10のすべてのDフリップフロップFF。~FF。の リセット端子(クリア端子)に入力され、すべてのDフ リップフロップFF。~FF。がリセットされる。つま り、シフトレジスタ10がオールクリアされる。すなわ ち、すべてのDフリップフロップFF。~FF。の出力 端子Qの出力が"L"レベルとなり、バッファ回路20 におけるすべてのバッファB。~B。の出力端子つまり は液晶表示パネルにおけるすべての走査電極ラインY。 ~Y。が "L" レベルに初期リセットされる。このよう に、電源投入時にすべての走査電極ラインを一旦は強制 的に"L"レベルに初期リセットすることが重要であ る。

【0016】続いて、所定の電源シーケンスに従って電源投入制御回路40は時刻t,から第2の高電位側電源VDD2と第2の低電位側電源VSS2とを徐々に降下させていく。この結果として、パワーオンリセット回路30においては、プラス電源端子31とマイナス電源端子32との電位差が一定に保たれた状態で、グランド端子33につながっているスイッチング素子Q。のゲートの電位がマイナス電源端子32につながっているソートの電位に対して相対的に上昇し、ゲート・ソース間電圧(VSS1-VSS2)がスレッショルドレベルを超えたときに、すなわち時刻t,において、スイッチング素子Q。がONする。これにより、それまでプラス電源端子31につながっている第2の高電位側電源VDD2に近い電位であった出力端子34の電位は、第2の低電位側電源VSS2の電位にほぼ等しくなる。

【0017】時刻t,から時刻t,にかけて、引き続い バッファB。〜B。を介して走査電極ラインY。〜Y。 て、プラス電源端子31につながっている第2の高電位 50 が順次にアクティブにされていく。この場合に、必ず所

6

側電源VDD2とマイナス電源端子32につながってい る第2の低電位側電源VSS2とがさらに徐々に降下さ れていき、ブラス電源端子31は第2の高電位側電源V DD2の所定のプラスの基準電位VDD2thとなり、ま たマイナス電源端子32は第2の低電位側電源VSS2 の所定のマイナスの基準電位VSS2 thとなる。プラス の基準電位VDD2 thは0 Vから0 Vよりやや高くなる ように設定されている。出力端子34の電位も第2の低 電位側電源VSS2とともに降下を続け、時刻t』にお いてマイナスの基準電位VSS2thで安定する。すなわ ち、パワーオンリセット回路30の出力端子34はマイ ナスレベルとなり、時刻t,までシフトレジスタ10の すべてのDフリップフロップFF。~FF。に与えてい たリセット信号を解除し、DフリップフロップFF。~ FF。をそのオールクリア状態からアクティブ状態に切 り換えていく。

【0018】本実施の形態においては、液晶表示パネル 走査線ドライバ100に上記のようなパワーオンリセッ ト回路30を内蔵させてあるので、次のような効果が発 揮される。シフトレジスタ10 におけるすべてのDフリ ップフロップFF。~FF。がメモリの機能をもってい て、前回に液晶表示パネルの電源をOFFにしたときの 状態がDフリップフロップFF。~FF。に記憶された ままとなっており、その記憶状態が電源OFFタイミン グに応じてきわめてランダムなものとなっていても、次 に液晶表示パネルの電源を投入したときには、上記した とおり、パワーオンリセット回路30の動作により、電 源投入直後に一旦すべてのDフリップフロップFF。~ FF。を確実にリセットし、シフトレジスタ10をオー 30 ルクリアした後に、各DフリップフロップFF。~FF 。をアクティブ状態へと遷移していくので、液晶表示パ ネルの電源をONにしたときは、シフトレジスタ10の 内部ロジックはパワーオン時には常に同じ状態のオール クリアの状態に強制的に初期化されるため、液晶表示バ ネルの表示動作は所期通り良好に開始されることにな る。したがってまた、シフトレジスタ10やバッファ回 路20を構成しているLSIの破壊のおそれを大幅に軽 減することができる。

【0019】なお、シフトレジスタ10の動作については従来技術と同様であるので、ここでは簡単に説明する。ドライブ信号入力端子11からドライブ信号が入力されると、クロック信号入力端子12からのクロック信号が入力されるたびに、各DフリップフロップFF。~FF。の出力が順次に"H"レベルに切り換えられていく。つまり、1つめのクロック信号でDフリップフロップFF。の出力端子Qが"H"レベルに、2つめのクロック信号でDフリップフロップFF。の出力端子Qが"H"レベルに、といった具合であり、これにより、各バッファB。~B。を介して走査電極ラインY。~Y。50 が順次にアクティブにされていく。この場合に、必ず所

ℓ 期通りに1番目の走査電極ラインY。のみを最初の被駆 動ラインとし、以下、液晶表示パネル上でY方向に並ん でいる走査電極ラインY、~Y。をその並びの順のとお りに純二に被駆動ラインとすることができるのである。 【0020】なお、図4はスイッチング素子Q、として PチャンネルのMOS-FETを用いた場合のパワーオ ンリセット回路30の回路構成であり、この場合の動作 は図5のタイミングチャートのとおりである。

### [0021]

【発明の効果】本発明にかかわる液晶表示バネル走査線 10 ス電源端子 ドライバによれば、前回電源OFF時の複数のフリップ フロップの記憶状態がどのような状態であっても、次に 液晶表示パネルの電源を投入したときには、シフトレジ スタを確実にオールクリアすることにより、液晶表示パ ネルの表示動作を所期通り良好に開始させることができ るとともに、素子の破壊を極力防止することができる。 【図面の簡単な説明】

【図1】 本発明の実施の形態にかかわる液晶表示パネ ル走査線ドライバの回路構成図

【図2】 実施の形態におけるパワーオンリセット回路 20 VDD1……第1の高電位側電源 の回路図

【図3】 実施の形態におけるパワーオンリセット回路 の動作を説明するタイミングチャート

【図4】 別の実施の形態のパワーオンリセット回路の\*

### \* 回路図

【図5】 別実施の形態のパワーオンリセット回路の動 作を説明するタイミングチャート

### 【符号の説明】

10……シフトレジスタ 11……ドラ イブ信号入力端子

12……クロック信号入力端子 20……パッ

ファ回路

30……パワーオンリセット回路 31 ..... プラ

32……マイナス電源端子 33……グラ ンド端子

3 4 ……出力端子

40……電源

投入制御回路

100……液晶表示パネル走査線ドライバ

Q。……スイッチング素子 R。……抵抗

FF。~FF。……Dフリップフロップ

B。~B。 …… バッファ


Y。~Y。……走査電極ライン

VDD2……第2の高電位側電源


VSS1……第1の低電位側電源


VSS2……第2の低電位側電源

【図1】



[図2]





# フロントページの続き

F ターム(参考) 2H093 NC10 NC16 NC21 NC22 ND34 ND60 SC006 AF67 BB11 BC03 BF03 BF06 BF34 FA16 FA33